联系方式Contact Us

PCB直角走线,差分走线及其蛇形走线的基本

时间: 2016-06-28 17:46 来源: 未知 作者: 管理员
          
PCB布线的直角走线、差分走线和蛇形线基础理论
布线(Layout)是 PCB 规划工程师最底子的作业技术之一。走线的好坏将直接 影响到全部体系的功能,大多数高速的规划理论也要终究经过 Layout 得以实 现并验证,由此可见,布线在高速 PCB 规划中是至关主要的。下面将关于实 际布线中或许遇到的一些状况,剖析其合理性,并给出一些对比优化的走线策 略。 首要从直角走线,差分走线,蛇形线等三个方面来论述。
1. 直角走线 直角走线通常是 PCB 布线中请求尽量防止的状况,也简直变成衡量布 线好坏的规范之一,那么直角走线终究会对信号传输发作多大的影响呢?从原 理上说,直角走线会使传输线的线宽发作改动,形成阻抗的不接连。本来不光 是直角走线,顿角,锐角走线都或许会形成阻抗改动的状况。 直角走线的对信号的影响即是首要体现在三个方面:
一是角落能够等效为传输线上的容性负载,减缓上升时刻;
二是阻抗不接连会形成信号的反射;
三是直角顶级发作的 EMI。 传输线的直角带来的寄生电容能够由下面这个经历公式来核算:
C=61W(Er)1/2/Z0 在上式中,C 即是指角落的等效电容(单位:pF),W 指走线的宽度(单位: inch),εr 指介质的介电常数,Z0 即是传输线的特征阻抗。举个比如,关于 一个 4Mils 的 50 欧姆传输线(εr为 4.3)来说,一个直角带来的电容量大约 为 0.0101pF,进而能够预算由此致使的上升时刻改动量:T10-90%=2.2*C*Z0/2 = 2.2*0.0101*50/2 = 0.556ps 经过核算能够看出,直角走线带来的电容效应是极端细小的。 由于直角走线的线宽添加,该处的阻抗将减小,所以会发作必定的信 号反射景象,咱们能够依据传输线章节中说到的阻抗核算公式来算出线宽添加 后的等效阻抗,然后依据经历公式核算反射系数: ρ=(Zs-Z0)/(Zs+Z0) 通常直角走线致使的阻抗改动在 7%-20%之间,因此反射系数最大为 0.1 摆布。并且,从下图能够看到,在 W/2 线长的时刻内传输线阻抗改动到最 小,再经过W/2 时刻又康复到正常的阻抗,全部发作阻抗改动的时刻极短,往 往在 10ps 以内,这么快并且细小的改动对通常的信号传输来说简直是能够忽 略的。 许多人对直角走线都有这么的理解,以为顶级简单发射或接纳电磁 波,发作 EMI,这也变成许多人以为不能直角走线的理由之一。但是许多实践 测验的成果显现,直角走线并不会比直线发作很显着的 EMI。或许现在的仪器 功能,测验水平制约了测验的准确性,但最少说明晰一个疑问,直角走线的辐 射现已小于仪器自身的测量差错。 总的说来,直角走线并不是想象中的那么可怕。最少在 GHz 以下的应 用中,其发作的任何比如电容,反射,EMI 等效应在 TDR 测验中简直体现不出 来,高速PCB 规划工程师的要点仍是应该放在规划,电源/地规划,走线设 计,过孔等别的方面。当然,虽然直角走线带来的影响不是很严重,但并不是 说咱们今后都能够走直角线,留意细节是每个优异工程师必备的底子素质,而 且,跟着数字电路的飞速发展,PCB 工程师处理的信号频率也会不断进步,到10GHz 以上的 RF 规划范畴,这些小小的直角都或许变成高速疑问的要点对 象。
2. 差分走线 差分信号(DifferentialSignal)在高速电路规划中的运用越来越 广泛,电路中最要害的信号通常都要选用差分构造规划,啥另它这么倍受青 睐呢?在 PCB 规划中又怎么能确保其杰出的功能呢?带着这两个疑问,咱们进 行下一有些的评论。 何为差分信号?浅显地说,即是驱动端发送两个等值、反相的信号, 接纳端经过对比这两个电压的差值来判别逻辑状况“0”仍是“1”。而承载差 分信号的那一对走线就称为差分走线。差分信号和通常的单端信号走线比较,最显着的优势体现在以下三 个方面: a.抗搅扰才能强, 由于两根差分走线之间的耦合极好,当外界存在噪 声搅扰时,简直是一起被耦合到两条线上,而接纳端关怀的只是两信号的差 值,所以外界的共模噪声能够被彻底抵消。 b.能有用按捺 EMI, 相同的道理,由于两根信号的极性相反,他们对 外辐射的电磁场能够彼此抵消,耦合的越严密,泄放到外界的电磁能量越少。 c.时序定位准确, 由于差分信号的开关改动是坐落两个信号的交点, 而不像通常单端信号依托凹凸两个阈值电压判别,因此受技术,温度的影响 小,能下降时序上的差错,一起也更适合于低幅度信号的电路。现在流行的 LVDS(low voltagedifferential signaling)即是指这种小振幅差分信号技 术。
关于 PCB 工程师来说,最重视的仍是怎么确保在实践走线中能彻底发 挥差分走线的这些优势。或许只需是触摸过 Layout 的人都会了解差分走线的 通常请求,那即是“ 等长、等距”。等长是为了确保两个差分信号时刻坚持相 反极性,削减共模重量;等距则首要是为了确保两者差分阻抗共同,削减反射。“ 尽量挨近准则”有时候也是差分走线的请求之一。但所有这些规矩都不 是用来生搬硬套的,不少工程师好像还不了解高速差分信号传输的本质。下面 要点评论一下 PCB 差分信号规划中几个多见的误区。
误区一: 以为差分信号不需要地平面作为回流路径,或许以为差分走 线彼此为对方供给回流路径。形成这种误区的原因是被表面景象利诱,或许对 高速信号传输的机理知道还不行深化。从图 1-8-15的接纳端的构造能够看 到,晶体管 Q3,Q4 的发射极电流是等值,反向的,他们在接地处的电流恰好 彼此抵消(I1=0),因此差分电路关于类似地弹以及其它或许存在于电源和地 平面上的噪音信号是不灵敏的。地平面的有些回流抵消并不代表差分电路就不 以参阅平面作为信号回来路径,本来在信号回流剖析上,差分走线和通常的单 端走线的机理是共同的,即高频信号老是沿着电感最小的回路进行回流,最大
的差异在于差分线除了有对地的耦合以外,还存在彼此之间的耦合,哪一种耦
合强,那一种就变成首要的回流通路。 图 1-8-16 是单端信号和差分信号的地 磁场散布示意图。 在PCB电路规划中,通常差分走线之间的耦合较小,通常只占 10~20%的耦合度,更多的仍是对地的耦合,所以差分走线的首要回流路径仍是
存在于地平面。本地平面发作不接连的时候,无参阅平面的区域,差分走线之 间的耦合才会供给首要的回流通路,见图 1-8-17 所示。虽然参阅平面的不连 续对差分走线的影响没有对通常的单端走线来的严重,但仍是会下降差分信号 的质量,添加 EMI,要尽量防止。也有些规划人员以为,能够去掉差分走线下 方的参阅平面,以按捺差分传输中的有些共模信号,但从理论上看这种做法是 不可取的,阻抗怎么操控?不给共模信号供给地阻抗回路,势必会形成 EMI 辐 射,这种做法弊大于利。
误区二: 以为坚持等间隔比匹配线长更主要。在实践的 PCB 布线中,通常不能 一起满意差分规划的请求。由于管脚散布,过孔,以及走线空间等要素存在, 有必要经过恰当的绕线才干到达线长匹配的意图,但带来的成果必定是差分对的 有些区域无法平行,这时候咱们该怎么取舍呢?鄙人定论之前咱们先看看下面 一个仿真成果。 从上面的仿真成果看来,计划 1 和计划 2 波形简直是重合的,也就 是说,间隔不等形成的影响是微乎其微的,相对比而言,线长不匹配对时序的 影响要大得多(计划 3)。再从理论剖析来看,间隔不共同虽然会致使差分阻 抗发作改动,但由于差分对之间的耦合自身就不显着,所以阻抗改动规模也是 很小的,通常在 10%以内,只相当于一个过孔形成的反射,这对信号传输不会 形成显着的影响。而线长一旦不匹配,除了时序上会发作偏移,还给差分信号 中引入了共模的成分,下降信号的质量,添加了 EMI。 能够这么说, PCB 差分走线的规划中最主要的规矩即是匹配线长,其 它的规矩都能够依据规划请求和实践运用进行灵活处理。
误区三: 以为差分走线必定要靠的很近。让差分走线挨近无非是为了增强他们 的耦合,既能够进步对噪声的免疫力,还能充沛利用磁场的相反极性来抵消对 外界的电磁搅扰。虽说这种做法在大多数状况下对错常有利的,但不是肯定 的,假如能确保让它们得到充沛的屏蔽,不受外界搅扰,那么咱们也就不需要 再让经过彼此的强耦合到达抗搅扰和按捺 EMI 的意图了。怎么才干确保差分走 线具有杰出的阻隔和屏蔽呢?增大与其它信号走线的间隔是最底子的路径之 一,电磁场能量是跟着间隔呈平方联系递减的,通常线间隔超过 4 倍线宽时,它们之间的搅扰就极端弱小了,底子能够疏忽。此外,经过地平面的阻隔也能够起到极好的屏蔽作用,这种构造在高频的(10G 以上)IC 封装 PCB 设 计中常常会用选用,被称为 CPW 构造,能够确保严厉的差分阻抗操控 (2Z0),如图 1-8-19。 差分走线也能够走在不一样的信号层中,但通常不主张这种走法,因 为不一样的层发作的比如阻抗、过孔的不同会破坏差模传输的作用,引入共模噪 声。此外,假如相邻两层耦合不行严密的话,会下降差分走线反抗噪声的能 力,但假如能坚持和周围走线恰当的间隔,串扰就不是个疑问。在通常频率 (GHz 以下),EMI 也不会是很严重的疑问,实验标明,相距 500Mils 的差分 走线,在 3 米以外的辐射能量衰减现已到达 60dB,足以满意FCC的电磁辐射 规范,所以规划者底子不必过火忧虑差分线耦合不行而形成电磁不兼容疑问。 3. 蛇形线蛇形线是 Layout 中常常运用的一类走线方法。其首要意图即是为了 调节延时,满意体系时序规划请求。规划者首要要有这么的知道:蛇形线会破 坏信号质量,改动传输延时,布线时要尽量防止运用。但实践规划中,为了保 证信号有足够的坚持时刻,或许减小同组信号之间的时刻偏移,通常不得不故 意进行绕线。 那么,蛇形线对信号传输有啥影响呢?走线时要留意些啥呢? 其中最要害的两个参数即是平行耦合长度(Lp)和耦合间隔(S),如图 1-8- 21 所示。很显着,信号在蛇形走线上传输时,彼此平行的线段之间会发作耦 合,呈差模形式,S 越小,Lp 越大,则耦合程度也越大。或许会致使传输延时 减小,以及由于串扰而大大下降信号的质量,其机理能够参阅第三章对共模和 差模串扰的剖析。下面是给 Layout 工程师处理蛇形线时的几点主张:
1. 尽量添加平行线段的间隔(S),最少大于3H,H 指信号走线到参阅平面
的间隔。浅显的说即是绕大弯走线,只需 S 足够大,就简直能彻底防止彼此的
耦合效应。
2. 减小耦合长度 Lp,当两倍的 Lp 延时挨近或超过信号上升时刻时,发作的
串扰将到达饱和。
3. 带状线(Strip-Line)或许埋式微带线(EmbeddedMicro-strip)的蛇形
线致使的信号传输延时小于微带走线(Micro-strip)。理论上,带状线不会由于差模串扰影响传输速率。
4. 高速以及对时序请求较为严厉的信号线,尽量不要走蛇形线,特别不能在
小规模内蜿蜒走线。
5. 能够常常选用恣意角度的蛇形走线,如图 1-8-20 中的 C 构造,能有用的
削减彼此间的耦合。
6. 高速 PCB 规划中,蛇形线没有所谓滤波或抗搅扰的才能,只或许下降信
号质量,所以只作时序匹配之用而无其它意图。
7. 有时能够考虑螺旋走线的方法进行绕线,仿真标明,其作用要优于正常的
蛇形走线。
首页 | 公司简介 | 新闻资讯 | 产品展示 | 服务支持 | 联系我们
Copyright © 2011-2014 深圳市弘盛电路有限公司 版权所有 粤ICP备13070043号-2艾米洛网络提供技术支持
客服中心

客服1 点击这里给我发消息

客服2 点击这里给我发消息

客服3 点击这里给我发消息

客服4 点击这里给我发消息


客服热线

0755-27054840

136-0961-8277


弘盛电路

展开客服